IBM и Rapidus придумали, как сделать 2-нм чипы производительными и энергоэффективными
IBM и Rapidus подготовили доклад к конференции IEDM 2024, в котором сообщили о прогрессе в массовом производстве 2-нм чипов. Партнеры разработали метод производства как высокопроизводительных, так и маломощных модификаций 2-нм чипов. Оба техпроцесса полностью контролируемы и к концу десятилетия будут внедрены в практику в Японии на заводе Rapidus.
Более 10 лет назад IBM и Samsung начали разработку транзисторов с круговым затвором (GAA) на основе стека транзисторных каналов, изготовленных из нанолистов. Потом их пути разошлись. Samsung начала самостоятельно развивать идею транзисторов GAA, а IBM два года назад взяла в партнёры японскую Rapidus, созданную как японский ответ TSMC. Партнеры стремились к тому, чтобы Rapidus стал центром глобального контрактного производства полупроводников с 2027 года. Это вполне возможно, если с TSMC вдруг случится что-то непоправимое, и в ближайшие пять лет в Тихоокеанском регионе может произойти немало изменений.
При переходе на производство 2-нм транзисторов все производители, включая IBM и Rapidus, отказались от транзисторов FinFET. Каналы транзистора были возвращены из вертикального положения в горизонтальное и представляли собой несколько уровней нанопроволок или нанолистов, расположенных друг над другом внутри одного транзистора. Каналы оказались наноструктурами, полностью окруженными тюрьмами. Это позволило сохранить рабочие токи, хотя сами транзисторы стали еще меньше.
Перед компаниями стояла задача наладить массовое производство небольших транзисторов, чтобы отдельные компоненты не были загрязнены материалами, предназначенными для других материалов. IBM и Rapidus в значительной степени преодолели эту проблему и продемонстрировали способность производить транзисторы GAA с многоканальными пороговыми напряжениями: высоким для маломощной электроники и низким для высокопроизводительной электроники.
На конференции IEDM 2024 компании IBM и Rapidus представили технологию выборочного уменьшения слоев — пространства между полупроводниковыми каналами n-типа и p-типа. В зависимости от толщины этого пространства пороговое напряжение будет меняться от большего к меньшему. Толщина задается на этапе производства транзистора и определяет, будет ли чип производительным или энергоэффективным. Партнеры представили два варианта процесса: SLR1 и SLR2. Технология SLR1 обеспечивает высокое пороговое напряжение, а SLR2 — низкое.
Также компаниям IBM и Rapidus удалось существенно снизить ионное загрязнение изолирующей подложки под транзисторами при плазменной обработке чипов и в процессе производства – травлении.
Казуюки Томида, генеральный директор Rapidus US, также отметил: «Технология Multi-Vt (многопороговое напряжение) является важнейшим компонентом нашей архитектуры наностраниц. Совместная публикация этой исследовательской работы с IBM Research на конференции IEDM представляет собой важную веху для Rapidus. Это достижение укрепляет нашу уверенность в реализации нашей цели по производству нашего современного полупроводникового предприятия IIM, расположенного на Хоккайдо.«
