Intel Panther Lake — обзор микроархитектуры Cougar Cove и Darkmont, а также улучшения для Thread Director

В Интернете уже давно ходят сообщения и слухи о грядущих процессорах Intel Core Ultra. Теперь компания из Санта-Клары раскопала карты, раскрыв подробности о семействе систем Panther Lake, которые будут использоваться в ноутбуках в рамках серии Core Ultra 300. Хотя их характеристики уже известны, но только сейчас мы узнали подробное описание архитектуры ядер Cougar Cove и Darkmont, улучшений в работе Thread Director и процесса Intel 18A.

Основная архитектура Пума Бухта (P-ядро) и Даркмонт (E-Core и LP-E) представляет собой эволюцию предыдущих поколений с устранением существенных проблем, в том числе: высоких задержек и неоптимального размещения контроллера памяти, который сейчас снова в моде. Вычислить плитку.

Intel Panther Lake — Официальный анонс новых процессоров для ноутбуков. Cougar Cove, Darkmont и Xe3 на борту

Процессоры Intel Core Ultra 300 семейства Panther Lake будут разделены на три линейки продуктов, основанных на двух разных, хотя и схожих, конструкциях систем. Модели серии Core Ultra 300U (то есть низковольтные версии) будут использовать четыре ядра Cougar Cove (Performance) и четыре ядра LP-E (Low Power Efficient) Darkmont. Нижняя часть чипа будет заполнена блоком GPU Tile, содержащим четыре ядра Xe3, а с правой стороны будет расположена плитка Platform Controller — часть системы, отвечающая за интерфейсы ввода-вывода, такие как PCIe 5.0, Thunderbolt 5, USB 4.0 и т. д., а также за функции управления энергопотреблением и безопасности (например, TPM). Всю конструкцию дополняет пустая плитка в правом нижнем углу, лишенная электронных компонентов, выполняющая только механическую функцию и позволяющая сохранять прямоугольную форму чипа.

Ожидается, что благодаря литографии Intel 18A чипы Panther Lake обеспечат значительный прирост энергоэффективности по сравнению с Lunar Lake.

Модели серий Core Ultra 300H и X300H (то есть высоковольтные версии, оснащенные более мощными графическими системами) будут использовать четыре ядра Cougar Cove (Performance), восемь ядер Darkmont (Efficient) и четыре ядра Darkmont LP-E. Как и в низковольтных версиях, нижнюю часть чипа занимает блок GPU Tile, но в данном случае он значительно расширен и включает в себя 12 ядер Xe3. С правой стороны находится та же плитка контроллера платформы. Вся схема стала длиннее, а ее конструкция дополнена двумя блоками Dummy Tile в правом нижнем и верхнем углах для обеспечения симметрии чипа.

Intel исправила самую большую проблему Arc B580. Игроки с AMD Ryzen 5 5600 получат до 36% больше производительности

Стоит подчеркнуть, что контроллер оперативной памяти расположен в блоке Compute Tile, т.е. том, который содержит вычислительные ядра. Это уменьшает задержки доступа к памяти, которые являются одной из основных причин снижения производительности видеоигр на архитектуре Arrow Lake. Подсистема памяти также была переработана. Четыре ядра Darkmont LP-E используют общий кэш L2 объемом 4 МБ и, кроме того, имеют собственный кэш на стороне памяти (уровень L3), который действует как буфер данных между оперативной памятью и ядрами с низким энергопотреблением. Ядра Darkmont (Efficient), как и вариант LP-E, получили 4 МБ кэш-памяти L2 для каждого кластера из 4 ядер, тогда как ядра Cougar Cove (Performance) имеют 3 МБ кэш-памяти L2 и делят кэш L3 объемом 18 МБ с ядрами Efficient, что обеспечивает лучшую согласованность данных и более высокую эффективность в многопоточных задачах.

Бывшие члены правления Intel предлагают разделить компанию на самостоятельные подразделения: производство и дизайн в рамках приватизации

Ядра производительности, основанные на архитектуре Cougar Cove, имеют в общей сложности 18 конвейеров выполнения в идентичной конфигурации с ядрами Lion Cove в процессорах Lunar Lake и Arrow Lake. Векторный планировщик (V0–V3) отвечает за операции SIMD, FMA, SHUF и FPDIV на блоках ALU, т.е. он выполняет операции с плавающей запятой и логические операции над векторами. Целочисленный планировщик (P0–P5) предоставляет шесть портов для целочисленных операций JMP, SHIFT и MUL на ALU. Планировщик данных сохранения (P10–P11) предоставляет два порта для хранения данных (STD). Планировщик памяти (P20–P27) включает шесть портов с блоками AGU: три поддерживают чтение данных из памяти, а три STA (Store Address), т.е. расчет адресов записи данных.

Intel предоставляет отдельные драйверы iGPU для процессоров Core 11–14 поколений. Поддержка производителя постепенно подходит к концу

Ядра Cougar Cove обеспечивают динамическое распределение инструкций между векторными (VEC) и целочисленными (INT) блоками в механизме выполнения вне порядка, что позволяет выполнять инструкции не по порядку, как написано в программе. Благодаря этому ядро ​​может одновременно выполнять операции с плавающей запятой и целочисленные операции на доступных ALU, эффективно распределять задачи между различными портами выполнения и максимизировать пропускную способность и использование ресурсов ядра (широкое планирование). Кроме того, емкость TLB (Translation Lookaside Buffer) увеличена в 1,5 раза. Это специальный кэш процессора, в котором хранится сопоставление виртуальных адресов с физическими местами в оперативной памяти, что позволяет ЦП гораздо быстрее находить данные в памяти без необходимости каждый раз обращаться к таблице страниц.

Intel 14A — ожидается, что литография будет очень энергоэффективной по сравнению с процессом Intel 18A, но за счет цены пластины.

Производительные ядра, как и в предыдущем поколении, меняют свою тактовую частоту с шагом 16,67 МГц вместо используемых ранее 100 МГц. Это позволяет гораздо более плавно контролировать производительность и энергопотребление в зависимости от нагрузки. Механизм предсказания ветвей был улучшен для снижения задержек и повышения операционной эффективности. Хотя изменения невелики, на практике они приводят к сокращению времени простоя из-за зависимостей между инструкциями и более эффективному использованию основных ресурсов в смешанных вычислительных сценариях. Эта конструкция, наряду с другими улучшениями, увеличивает параллелизм обработки инструкций (ILP) и уменьшает конфликты между операциями чтения и записи (устранение неоднозначности памяти), что повышает производительность в приложениях с интенсивным использованием памяти, таких как игры, обработка мультимедиа и логический вывод в моделях искусственного интеллекта.

AMD Zen 6 — будущие процессоры Ryzen могут использовать новое межсоединение и технологию упаковки TSMC InFO-oS.

Базовая архитектура Efficient и LP-E, называемая Darkmont, представляет собой развитие более ранней архитектуры Skymont. Ядро поддерживает полосу пропускания 128 бит за цикл для кэша L2, который используется исполнительными блоками, выполняющими векторные вычисления FP и SIMD. Производительность, определяемая как 4x 128-бит, означает, что за один такт процессор может выполнять четыре параллельные операции над 128-битными векторами данных. Darkmont также использует механизм Deep Queuing, отвечающий за глубокую организацию микроопераций в очередь, что позволяет поддерживать высокий параллелизм выполнения (ILP — Instruction Level Parallelism). Кроме того, была улучшена производительность нанокода, улучшено предсказание ветвей и предсказание инструкций, что приводит к более высокой эффективности предсказания и уменьшению задержек.

AMD Ryzen Embedded 9000 — новая серия процессоров Zen 5. Разъем AM5, 3D V-Cache и частота до 5,7 ГГц для Ryzen Embedded 9950X3D

Структура ядер Darkmont во многом сохраняет структуру, известную из более ранней архитектуры Skymont, с той разницей, что была добавлена ​​поддержка операций CLMUL (Carry-Less Multiply) для векторных вычислений. Инструкции этого типа могут выполняться только двумя портами исполнения — портами 21 и 23. Ядро имеет 26 доступных портов, но их не следует путать с конвейерами исполнения. Это означает, что Darkmont имеет очень широкий интерфейс и высокую пропускную способность с точки зрения отправки микроопераций (µops) на исполнительные блоки ALU, как целочисленных (INT), так и с плавающей запятой (FP). На практике Darkmont оснащен семью блоками AGU — три из которых отвечают за операции чтения данных (Load) и четыре за расчет адресов записи (Store Address). Кроме того, ядро ​​имеет шесть портов, назначенных для блоков ALU, выполняющих целочисленные операции.

Характеристики микроархитектуры Lion Cove и Skymont для процессоров Intel Lunar Lake и Arrow Lake

Также были внесены изменения в Thread Director, оптимизирующие квалификацию инструкций в зависимости от типа ядра и позволяющие выполнять одни и те же задачи на всех трех типах ядер, одновременно улучшая управление энергопотреблением. Операционная система назначает задачу ядрам, а директор потока анализирует ее характеристики, классифицирует поток и формирует оценку в виде «таблицы» обратной связи. Затем эти данные считываются операционной системой, создавая цикл динамической оптимизации, который позволяет эффективно распределять задачи между ядрами в режиме реального времени. Intel представила работу улучшенного механизма управления ядром на примере игры Control, теста офисного пакета в UL Procyon, Cinebench 2024 MT и Microsoft Teams. Компания и ее партнеры представят функцию Intelligent Experience Optimizer, основной задачей которой станет автономное управление энергопотреблением и производительностью процессора, что, как ожидается, обеспечит прирост производительности на 19%.

Премьера Intel Arrow Lake Refresh состоится только в 2026 году. Настольные системы Nova Lake дебютируют в конце 2026 года.

Переходя к самому важному вопросу, то есть вычислительной производительности и энергоэффективности, Intel объявляет, что один поток процессора будет потреблять до 40% меньше энергии при сохранении той же производительности по сравнению с предыдущими поколениями. Альтернативно, при том же энергопотреблении можно будет добиться повышения однопоточной производительности до 10%. В случае многопоточной работы производитель заявляет о приросте производительности до 50% по сравнению с системами Lunar Lake при аналогичном энергопотреблении. Более того, ожидается, что процессоры Panther Lake будут обеспечивать сопоставимую многопоточную производительность с Arrow Lake, потребляя при этом примерно на 30% меньше энергии.

Тест ASUS Zenbook Duo с процессором Intel Core Ultra 9 285H Arrow Lake-H. Ноутбук, который провалил все наши тесты

Подводя итог, архитектура семейства процессоров Panther Lake, а следовательно и ядер Darkmont (E-Core и LP-E) и Cougar Cove (P-Core), — это прежде всего развитие и исправление ошибок предыдущих поколений, особенно Arrow Lake и частично Lunar Lake. Ключевым элементом конструкции остается тот факт, что контроллер памяти находится в Compute Tile вместе со всеми типами ядер, а Intel значительно оптимизировала задержку на кристалле. Похоже, инженеры Intel учатся на неудачах и приложили все усилия, чтобы устранить проблемы предыдущих поколений. Также трудно не заметить, что более высокая вычислительная и энергоэффективность во многом обеспечивается новой литографией Intel 18A.

Источник: Интел